单套容量最少支持1亿等效ASIC逻辑门 独特的单端高速时分复用技术支持系统传输信号速度达到1.4Gbps； 自动布局布线是整个SOC原型系统最多能够达到50MHz的性能； 针对子系统和IP的原型验证最多可以达到150MHz的性能； 支持至少12路全局可编程时钟网络，以及多板级联全局时钟同步。

高性能ASIC/SoC原型验证系统是复杂SOC验证流程中的一个重要平台。它能提供业界最高的性能，可扩展，并可连接真实的IO设备。能够提供很高的debug能力，并且同时提供软件和硬件，使整个原型系统的建立时间大大缩短。 Synopsys HAPS 原型验证解决方案由一系列模块化、易于使用的产品构成，产品面向 ASIC 和 SoC 原型验证，包括 HAPS 硬件和用于设计规划、FPGA 综合和调试的集成化软件工具。 可提供GPIO、IO电压转换（1.8v/1.5v和3.3V相互转换），满足板级最大互连的Cable线提供RTL级别调试能力； 软硬件系统支持多FPGA全局信号可见性，可观测FPGA内部寄存器； 提供≧8GB的内部存储空间，用于多FPGA及多板无缝RTL联合调试。